1- El conjunto de 20 bits con los cuales se informa el tamaño en bytes de un segmento cuando el bit de granularidad está en 0 se denomina... límite


2-Se denomina ciclo de reloj a....?
3-para una frecuencia de 1ghz es de: 1ns?

4-cuando 1 dispositivo de E/S requiere la atención del CPU, se envía una señal de solicitud que es atendida x el .......controlador de interrupciones
5-que genera una interrupción clasificada como.......¿externa o mascarable?
6-que se identifica con el nombre de señal....... INTR
7- la instrucción de salto incondicional produce modificación del valor del registro IP durante su ejecución?sí
8-actualiza las banderas del registro?no

9- en memoria virtual, la unidad de segmentación de la MMU traduce a dirección: lineal
10- la dirección virtual generada x la CPU en tanto la unidad de paginación traduce aqueello a dirección: física

Me di cuenta que no sé definir ciclo de reloj -.-

(28-02-2011 23:35)Anirus escribió:  1- El conjunto de 20 bits con los cuales se informa el tamaño en bytes de un segmento cuando el bit de granularidad está en 0 se denomina... límite


2-Se denomina ciclo de reloj a....?
3-para una frecuencia de 1ghz es de: 1ns?

4-cuando 1 dispositivo de E/S requiere la atención del CPU, se envía una señal de solicitud que es atendida x el .......controlador de interrupciones
5-que genera una interrupción clasificada como.......¿externao mascarable?
6-que se identifica con el nombre de señal....... INTR
7- la instrucción de salto incondicional produce modificación del valor del registro IP durante su ejecución?sí
8-actualiza las banderas del registro?no

9- en memoria virtual, la unidad de segmentación de la MMU traduce a dirección: lineal
10- la dirección virtual generada x la CPU en tanto la unidad de paginación traduce aqueello a dirección: física

Me di cuenta que no sé definir ciclo de reloj -.-

la 5) creo que es externa

y la 6), no es NMI ??

(01-03-2011 00:37)lukeSky9 escribió:  

(28-02-2011 23:35)Anirus escribió:  1- El conjunto de 20 bits con los cuales se informa el tamaño en bytes de un segmento cuando el bit de granularidad está en 0 se denomina... límite


2-Se denomina ciclo de reloj a....?
3-para una frecuencia de 1ghz es de: 1ns?

4-cuando 1 dispositivo de E/S requiere la atención del CPU, se envía una señal de solicitud que es atendida x el .......controlador de interrupciones
5-que genera una interrupción clasificada como.......¿externao mascarable?
6-que se identifica con el nombre de señal....... INTR
7- la instrucción de salto incondicional produce modificación del valor del registro IP durante su ejecución?sí
8-actualiza las banderas del registro?no

9- en memoria virtual, la unidad de segmentación de la MMU traduce a dirección: lineal
10- la dirección virtual generada x la CPU en tanto la unidad de paginación traduce aqueello a dirección: física

Me di cuenta que no sé definir ciclo de reloj -.-

la 5) creo que es externa

y la 6), no es NMI ??

Página 191 de Stallings "Acepta solicitudes de interrupcion de los dispositivos conectados a él, determina qué interrupción tiene la prioridad más alta, y se lo indica entonces al procesador activando la señal INTR" (lee la página por si acaso, por ahi hablan de otra cosa, me puse a pasar páginas hasta leer la palabra "señal")
Después en la página 266 de Angulo, en interrupciones externas, nombra NMI y INTR y dice que INTR es mascarable. así que es mascarable y externa, pero no sé cual de las dos clasificaciones pide.

(01-03-2011 00:55)Anirus escribió:  

(01-03-2011 00:37)lukeSky9 escribió:  

(28-02-2011 23:35)Anirus escribió:  1- El conjunto de 20 bits con los cuales se informa el tamaño en bytes de un segmento cuando el bit de granularidad está en 0 se denomina... límite


2-Se denomina ciclo de reloj a....?
3-para una frecuencia de 1ghz es de: 1ns?

4-cuando 1 dispositivo de E/S requiere la atención del CPU, se envía una señal de solicitud que es atendida x el .......controlador de interrupciones
5-que genera una interrupción clasificada como.......¿externao mascarable?
6-que se identifica con el nombre de señal....... INTR
7- la instrucción de salto incondicional produce modificación del valor del registro IP durante su ejecución?sí
8-actualiza las banderas del registro?no

9- en memoria virtual, la unidad de segmentación de la MMU traduce a dirección: lineal
10- la dirección virtual generada x la CPU en tanto la unidad de paginación traduce aqueello a dirección: física

Me di cuenta que no sé definir ciclo de reloj -.-

la 5) creo que es externa

y la 6), no es NMI ??

Página 191 de Stallings "Acepta solicitudes de interrupcion de los dispositivos conectados a él, determina qué interrupción tiene la prioridad más alta, y se lo indica entonces al procesador activando la señal INTR" (lee la página por si acaso, por ahi hablan de otra cosa, me puse a pasar páginas hasta leer la palabra "señal")
Después en la página 266 de Angulo, en interrupciones externas, nombra NMI y INTR y dice que INTR es mascarable. así que es mascarable y externa, pero no sé cual de las dos clasificaciones pide.

si, tenes razón, flasheé cualquiera con lo de NMI, debe ser el sueño .. lo lei de Stallings también ..

La clasificación, puede ir cualquiera de las 2 .. Si en el final pones las 2 sería muy garca que te la consideren mal ..

(24-02-2011 00:33)Anirus escribió:  

(24-02-2011 00:19)gaby789 escribió:  che pero de que libro hay q estudiar entonces yo tengo el de quiroga. y ahora me baje el de stallings por que dijeron que el final del dia 16/02 estaba basado en el stallings.. muchachos me estoy volviendo locoooooo!!

Cita:"Arquitectura de Microprocesadores" Los Pentium a fondo de Angulo-Gutierrez-Angulo de Editorial Thomson.

5. Memoria cache
6. Arquitectura del Pentium
7. Modelo del Pentium para el programador de aplicaciones
8. Memoria Segmentada
9. Mecanismo de Paginación
11. Modelo del Pentium para el Programador de Sistemas
14. Interrupciones
16. Bus y los ciclos de Bus
17. Repertorio de Instrucciones
20. Pentium-Pro
22. Pentium II
23. PENTIUM 4 NUEVO
25. ITANIUM NUEVO


" Organización y Arquitectura de los Computadores" william Stallings. 5ª edicion editorial
Según se detalle a continuación:


5. 5.1 DISCOS MAGNETICOS
5.2 RAID
5.3 MEMORIA OPTICA
6 6.1 DISPOSITIVOS EXTERNOS
6.2 MODULOS DE E/S
6.3 E/S PROGRAMADA
6.4 E/S MEDIANTE INTERRUPCIONES
6.5 ACCESO DIRECTO A MEMORIA

Si me fumo todo esto que posibilidades tengo de sacarme un 4?
Tengo q aprobar esta materia, no me jode tener q leer de x o y lugar, solo pido que me digan que cosas tengo que leer.

(01-03-2011 14:07)ivanedh escribió:  Si me fumo todo esto que posibilidades tengo de sacarme un 4?
Tengo q aprobar esta materia, no me jode tener q leer de x o y lugar, solo pido que me digan que cosas tengo que leer.

Si estudias todo eso y lees los finales, por lo menos los que hay aca, tendrias que aprobar, si solo lo lees, la verdad es que muchas chances no tenes... no es hiper dificil el final, no es algoritmos... pero tampoco es ingenieria y sociedad

(01-03-2011 14:07)ivanedh escribió:  Si me fumo todo esto que posibilidades tengo de sacarme un 4?
Tengo q aprobar esta materia, no me jode tener q leer de x o y lugar, solo pido que me digan que cosas tengo que leer.

Bueno, si te aprendés todo eso, yo te diría que tenés muchas posibilidades de sacarte 8 o 9. Yo agarré los apuntes ayer (después de no tocarla por 3 años desde que la firmé) y la verdad que no cazo una. Lo que queda de hoy y mañana hasta el mediodía voy a leerme resumenes y apuntes (porque no llego a leer todo el temario directamente de los libros para mañana a las 19hs, moriría o me dormiría en el intento) y mañana por la tarde agarraré todos los finales resueltos y voy a empezar a memorizar respuestas.

Si es un final fácil capaz safo, y sino voy frito. Pero sí, básicamente es eso lo que toman. Leí por ahí algo de un libro de Quiroga (que no lo tengo, y creo que cuando la cursé no existía ) pero no sé bien si puede entrar algo de eso o no

Algoritmos no me podes decir que es dificil, creo q me fue mas facil que sistemas y organizaciones.

El libro de Quiroga como se llama, donde se consigue, ese ni enterado que exisistia

(01-03-2011 15:32)ivanedh escribió:  Algoritmos no me podes decir que es dificil, creo q me fue mas facil que sistemas y organizaciones.

El libro de Quiroga como se llama, donde se consigue, ese ni enterado que exisistia

Está el original en la librería a $110-$140 y en fotocopiadora a $30. Se llama "Arquitectura de computadoras"

(01-03-2011 15:32)ivanedh escribió:  Algoritmos no me podes decir que es dificil, creo q me fue mas facil que sistemas y organizaciones.

habla por vos, no por otros... yo hasta ahora es la materia q mas veces curse (3) -.-

(01-03-2011 15:32)ivanedh escribió:  Algoritmos no me podes decir que es dificil, creo q me fue mas facil que sistemas y organizaciones.

El libro de Quiroga como se llama, donde se consigue, ese ni enterado que exisistia

Jaja, naaaah no podes decir eso.. diste el final?? al de sistemas y organizaciones fui sin estudiar, era leer 3 cuadernillos y ya... el de algoritmos son 2 horas sentado pensando a pleno...

Siempre va estar el mismo comentario ante algoritmos...pero creo que, en general, al que no tiene ni idea de nada nada de "programación" le cuesta, es hasta encontrarle la vuelta.

Volviendo al final, yo creo que lo del ciclo de reloj es lo que está en la página 299 "la frecuencia de funcionamiento del pentium se denomina ciclo de reloj interno (CLK)"

Con las otras rtas coincido, para mí es externa e INTR (aunque alguien me había dicho IRQ).

Ahora una consulta, el tema de las instrucciones (de salto condicional/incondicional, y las otras también) en qué se basan? O sea, en qué parte del libro está si actualiza punteros, o accede a memoria, etc? Sobre todo sirve si llegan a tomar un ejercicio donde tenés que sacar los nanosegundos que tarda en ejecutar la instrucción.

Saludos!

(01-03-2011 19:05)proyectomaru escribió:  Volviendo al final, yo creo que lo del ciclo de reloj es lo que está en la página 299 "la frecuencia de funcionamiento del pentium se denomina ciclo de reloj interno (CLK)"

Sí, es eso, gracias

(01-03-2011 19:05)proyectomaru escribió:  Con las otras rtas coincido, para mí es externa e INTR (aunque alguien me había dicho IRQ).

Habría que fijarse, después busco los resueltos que tenían como respuesta IRQ a ver cuál era la pregunta

(01-03-2011 19:05)proyectomaru escribió:  Ahora una consulta, el tema de las instrucciones (de salto condicional/incondicional, y las otras también) en qué se basan? O sea, en qué parte del libro está si actualiza punteros, o accede a memoria, etc?

Un salto es pasar de una instruccion a otra en otra dirección, por lo tanto IP pasa a apuntar a la nueva. Lo vi en clase creo, en el libro creo que sólo lo mencionan en un ejemplo, en la página 333 de Angulo: "provoca un salto de instrucción dejando la dirección en el PC".

Copio de una web:
Es conveniente conocer el tipo de saltos que se pueden realizar. De momento conocemos el salto a etiquetas cortas y a etiquetas cercanas. Básicamente, el funcionamiento del microprocesador es el siguiente:


* Recoger siguiente instrucción (CS:IP).
* Incrementar IP tantos bytes como ocupe la instrucción (apuntar a la la siguiente instrucción).
* Decodificar la instrucción.
* Ejecutar la instrucción.


Los saltos de ejecución consisten en modificar el valor de IP (y de CS si es necesario).
http://club.telepolis.com/mydream/Asm/ASM10.html

A memoria creo que accede solamente si te aparece una direccion entre los operandos, por ejemplo ADD registro,[desplazamiento] o ADD registro,[registro cuyo valor se usa como desplazaiento]. Si es un salto o direccionamiento inmediato o implícito no accede a memoria. Y los saltos no alteran los flags. Los llamados a procedimientos e interrupciones afectan la pila y el IP (página 340 Angulo)

Al menos sacaste algo de la cursada!!! La mía fue pésima, por algo se me está por vencer, el único final colgado de 1ero. Igual era negocio rendirla antes, ahora la complicaron bastante desde los finales de 2006.

En el final de mayo de 2008 dice "señal de solicitud de pedido de atención por parte de un dispositivo externo a la CPU" y la rta es IRQ
Pero no encuentro referencia en los libros =(

En la página 266 de angulo dice lo de interrupciones externas, que las atiende el APIC y que cuando NO está habilitado, las patitas de éste se configuran como las señales INTR y NMI del procesador. Cuando está habilitado, se configura a través de las tablas de vectores.

Además en Angulo 191 dice "el controlador de interrupciones acepta las solicitudes de interrupción de los dispositivos conectados a él, determina qué interrupción tiene la prioridad más alta y se lo indica al procesador activando la señal INTR. El procesador reconoce la solicitud mediante la línea INTA (interrupt acknowledge)"

Gracias!!

"En este caso se expresa que la interfaz provoca una interrupción, y por supuesto, esto se indica conun bit de estado denominado bit de interrupción ( Interrupt Request Query o IRQ)" Página 313 Quiroga, 13.4.2 Transferencia iniciada por interrupción
Igual tengo que terminar de darle otra leida a Stallings a ver si lo menciona, quizá lo pasé por alto como lo de los ciclos de reloj.