Tengo dudas con los siguientes puntos teoricos, si alguien me puede ayudar...

- ¿Cuál es el registro que apunta a la primera posición vacia de la pila?
El SP?

- ¿Cuál es el criterio de acceso que se utiliza para acceder a ella?
LIFO?

- ¿Como se denomina genéricamente a las distintas formas de actualizacion de memoria principal? ¿Cual es el método que actualiza la memoria desde cache por cada vez que se escribe en ella?
a) Algoritmos de sustitución?
b) Escritura inmediata

- ¿Cual es la finalidad de los registros de segmento?

- ¿Cuál es la señal de respuesta de la CPU a la solicitud de atención por parte de un dispositivo externo y que modulo se encarga de atender estas cosas?

- Tipos de memoria de altas prestaciones caracterizadas porque entregan información con uno o ambos flancos de la señal de sincronismo.
¿?

- Mecanismo que permite acelerar la ejecución del programa mediante la estrategia de dividir el ciclo de instrucción en fases de duraciones predeterminadas.
¿?

- Tipo de correspondencia utilizada en un sistema de memoria caché donde cada bloque de memoria principal puede ubicarse en cualquiera de las líneas de un grupo pre-asignado.
Este punto me confunde. Porque en la organización en la que un bloque de memoria principal puede ubicarse en cualquier línea de la caché es la totalmente asociativa. Pero cuando habla de un grupo pre-asignado me confunde, porque en esa organización no hay ningún grupo.


V o F

- Un código de operación no válido genera una excepción dado que no puede decodificarse.

- El rango de direcciones de 16 bits es (-32768;+32767).
Yo acá respondería falso porque depende si el rango es con o sin signo, (-32768;+32767) (o;+65535) respectivamente.

- En una instrucción de una dirección, un campo es el código de operación y el otro la referencia al dato o también puede ser el dato en modo de direccionamiento inmediato.


Gracias.

Saludos!!

Cita:- ¿Cuál es el registro que apunta a la primera posición vacia de la pila?
El SP?

Creo que sí.

Cita:- ¿Cuál es el criterio de acceso que se utiliza para acceder a ella?
LIFO?

Sí.

Cita:- ¿Como se denomina genéricamente a las distintas formas de actualizacion de memoria principal? ¿Cual es el método que actualiza la memoria desde cache por cada vez que se escribe en ella?
a) Algoritmos de sustitución
b) Escritura inmediata

Sí x3. :P

Cita:- ¿Cual es la finalidad de los registros de segmento?

Indica el lugar donde comienza el segmento, ya sea de código, de pila o de datos. (CS/SS/DS)

Cita:- ¿Cuál es la señal de respuesta de la CPU a la solicitud de atención por parte de un dispositivo externo y que modulo se encarga de atender estas cosas?

IRQ, y creo que se encarga de atenderla el Módulo de E/S.

Cita:- Tipos de memoria de altas prestaciones caracterizadas porque entregan información con uno o ambos flancos de la señal de sincronismo.
¿?

Te la debo.

Cita:- Mecanismo que permite acelerar la ejecución del programa mediante la estrategia de dividir el ciclo de instrucción en fases de duraciones predeterminadas.
¿?

Segmentación del cauce de cíclo de instrucción.

Cita:- Tipo de correspondencia utilizada en un sistema de memoria caché donde cada bloque de memoria principal puede ubicarse en cualquiera de las líneas de un grupo pre-asignado.

Asociativa de N Vías.

V o F

Cita:- Un código de operación no válido genera una excepción dado que no puede decodificarse.

Verdadero, más precisamente la excepción del vector 6 de la IDT.

Cita:- El rango de direcciones de 16 bits es (-32768;+32767).
Yo acá respondería falso porque depende si el rango es con o sin signo, (-32768;+32767) (o;+65535) respectivamente.

Yo le preguntaría al profesor si se habla de enteros o de ordinales.

Cita:- En una instrucción de una dirección, un campo es el código de operación y el otro la referencia al dato o también puede ser el dato en modo de direccionamiento inmediato.

Te la debo x2. :P (está mal redactado, a mi gusto).

Tal vez en alguna estoy equivocado, si alguien se aviva que corrija.

Espero te sirva de ayuda,
Saludos.

(24-02-2010 00:46)lukers escribió:  - Tipos de memoria de altas prestaciones caracterizadas porque entregan información con uno o ambos flancos de la señal de sincronismo.
¿?

Creo que es DDR (Double Data Rate)

Y la de la señal de respuesta de la CPU a la solicitud de atención por parte de un dispositivo externo
No es la IRQ, esa señal es del dispositivo para la CPU. La señald e la q habla acá creo q se llama Acknowledgement pero no me acuerdo la sigla

La sigla es INTA (Interrupt acknowledge)

(24-02-2010 00:46)lukers escribió:  - Tipos de memoria de altas prestaciones caracterizadas porque entregan información con uno o ambos flancos de la señal de sincronismo.
¿?

D-RAM con sincronismo doble. (Elvira Quiroga, la dio en una practica de Parcial)


Suerte